



보다 구체적으로 본 발명은, 프리 신호(PRE)에 따라 프리차지 NMOS를 온(on) 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )를 0V 로 유지시키는 프리차지(Pre-Charge) 단계; 소스 드라이버(Source Driver)에서  $\mu$ LED 픽셀에 데이터를 제공할 때, 인에이블 신호(EN)에 따라 상기 프리차지 NMOS와 인에이블 오프 PMOS를 오프(off) 시키고 인에이블 온 PMOS를 온 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )가 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ )]이 되도록 하는 데이터 인에이블(Data Enable) 단계; 및 상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS를 온 시키고 상기 인에이블 온 PMOS를 오프 시킨 후, 오프 상태로 있던 에미션 NMOS와 에미션 PMOS를 온 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )는 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED로 전류( $I_D$ )가 흐르도록 하는 에미션(Emission) 단계; 를 포함하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법을 제공한다.

(52) CPC특허분류

G09G 2310/0248 (2013.01)

G09G 2310/027 (2013.01)

G09G 2320/0238 (2013.01)

## 명세서

### 청구범위

#### 청구항 1

프리 신호(PRE)에 따라 프리차지 NMOS를 온(on) 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )를 0V 로 유지시키는 프리차지(Pre-Charge) 단계;

소스 드라이버(Source Driver)에서  $\mu$ LED 픽셀에 데이터를 제공할 때, 인에이블 신호(EN)에 따라 상기 프리차지 NMOS와 인에이블 오프 PMOS를 오프(off) 시키고 인에이블 온 PMOS를 온 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )가 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ )]이 되도록 하는 데이터 인에이블(Data Enable) 단계; 및

상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS를 온 시키고 상기 인에이블 온 PMOS를 오프 시킨 후, 오프 상태로 있던 에미션 NMOS와 에미션 PMOS를 온 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )는 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED로 전류( $I_D$ )가 흐르도록 하는 에미션(Emission) 단계를 포함하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

#### 청구항 2

제1항에 있어서,

상기 전압변화량( $\Delta V$ )은 아래의 수학적식으로 결정되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

$$\Delta V = \frac{V_{LED} \times C_{CC}}{C_{ST} + C_{CC}}$$

(이 때,  $\Delta V$ 는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량,  $V_{LED}$ 는 전원전압,  $C_{ST}$ 는 제 1커패시터,  $C_{CC}$ 는 제 2커패시터에 해당됨).

#### 청구항 3

제1항에 있어서,

상기 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )과 상기 드라이빙 PMOS의 문턱전압( $V_{TH}$ )과 같은 값을 갖도록 제1 커패시터( $C_{ST}$ )와 제2 커패시터( $C_{CC}$ )의 커패시턴스(Capacitance) 비율을 각각 조정하여 적용하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

#### 청구항 4

제 1항에 있어서, 상기 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )은,

[전원전압( $V_{LED}$ ) - 데이터값 + 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) - 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ )에 의한 전압변화량( $\Delta V$ )]이 되도록 하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )이 되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

#### 청구항 5

제 1항에 있어서,

상기 전류( $I_D$ )는 다음의 수학적식으로 결정되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

$$I_D = \frac{\mu_n C_{ox} \cdot W}{2 \cdot L} (V_{GS} - V_{TH} + \Delta V)^2$$

(이 때,  $I_D$ 는 전류,  $\mu_n$ 은 전자 이동도(mobility),  $C_{ox}$ 는 드라이빙 PMOS 게이트의 커패시턴스,  $W$ 는 드라이빙 PMOS 게이트의 폭,  $L$ 은 드라이빙 PMOS 게이트의 길이,  $V_{GS}$ 는 드라이빙 PMOS의 게이트-소스전압,  $V_{TH}$ 는 드라이빙 PMOS의 문턱전압,  $\Delta V$ 는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량에 해당됨).

#### 청구항 6

제 1항에 있어서,

상기 인에이블 온 PMOS와 인에이블 오프 PMOS는 컨버터(Converter)를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 반대의 온 또는 오프 동작을 하도록 제어하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

#### 청구항 7

제 1항에 있어서,

상기 에미션 NMOS와 에미션 PMOS는 컨버터를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 동일한 온 또는 오프 동작을 하도록 제어하는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

#### 청구항 8

제 1항에 있어서,

상기 인에이블 온 PMOS는 제1 인에이블 온 PMOS 및 제2 인에이블 온 PMOS를 포함하며,

상기 제1 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 소스에 연결되도록 배치되고,

상기 제2 인에이블 온 PMOS의 소스가 상기 드라이빙 PMOS의 드레인에 연결되고, 상기 제2 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 게이트에 연결되도록 배치되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

#### 청구항 9

제 1항에 있어서,

상기  $\mu$ LED 픽셀은 다수로 매트릭스를 이루으로써 디스플레이를 구성하며,

상기 디스플레이는,

매트릭스를 이룬  $\mu$ LED 픽셀들의 행을 스캔하는 스캔 컨트롤러(Scan Controller);

상기 스캔 컨트롤러가 스캔하는 행의 해당  $\mu$ LED 픽셀들에 데이터를 제공하는 소스 드라이버;

상기 스캔 컨트롤러와 소스 드라이버의 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller); 및

직렬 주변 장치 인터페이스(Serial Peripheral Interface: SPI), 저전압 차등 시그널링(Low Voltage Differential Signaling; LVDS) 또는 RGB(Red-Green-Blue) 인터페이스 중 어느 하나 이상을 포함하는 인터페이스; 를 포함하는 DDI(Display Driver IC)에 의해 제어되는 것을 특징으로 하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법.

## 발명의 설명

### 기술 분야

- [0001] 본 발명은  $\mu$ LED 픽셀 구조를 제어하는 방법에 관한 것으로서, 보다 상세하게는  $\mu$ LED로 흐르는 전류의 크기를 결정하는데 있어 드라이빙 PMOS 문턱전압의 간섭을 완전히 제거함으로써  $\mu$ LED의 그레이스케일을 매우 용이하게 제어할 수 있도록 하는  $\mu$ LED 픽셀 구조 제어 방법에 관한 것이다.

### 배경 기술

- [0003] 최근 LCD(Liquid Crystal Display)와 OLED(Organic Light Emitting Diode) 이후 차세대 디스플레이로  $\mu$ LED(Micro-LED)가 주목받고 있다.
- [0004]  $\mu$ LED는 통상적으로 칩 크기가 5 ~ 10 $\mu$ m에 불과한 초소형 LED를 말하는데, LED 칩 자체를 화소로 활용할 수 있기 때문에 기존 LED로 구현할 수 없는 휘어짐이나 깨짐 등의 문제를 극복할 수 있는 특징이 있다.
- [0005] 초소형 입자를 발광재료로 사용한다는 점에서는 퀀텀닷(Quantum Dot)과 비슷하지만, 저전력, 소형화, 경량화 측면에서는 더욱 개선된 성능을 보인다는 것이 장점이다.
- [0006] 플렉서블 디스플레이(Flexible Display), 섬유와 LED가 결합한 스마트 섬유, 인체 부착 및 삽입형 의료기기, 바이오 콘택트렌즈, 가상현실(VR) 디스플레이 등 다양한 산업군과 융복합이 가능해지는 확장성 측면에서도 각광받고 있는 실정이다.
- [0007] 디스플레이를 구현하기 위하여 이러한  $\mu$ LED는 픽셀 단위로 구성되어 웨이퍼 상에 매트릭스를 이루도록 다수로 장착되는데, 각각의  $\mu$ LED 픽셀 구조에는 드라이빙 PMOS(Driving P-channel Metal Oxide Semiconductor)가  $\mu$ LED로 흐르는 전류를 제어함으로써  $\mu$ LED의 그레이스케일을 조절하게 된다.
- [0008] 상기 전류는 전자 이동도(mobility), 드라이빙 PMOS의 특정 수치나 소자 특성 등 다양한 파라미터들에 의해 결정되는데, 대부분은 공정 과정에서 제어가 가능하지만 드라이빙 PMOS의 문턱전압은 그렇지 못한 문제점이 있다.
- [0009] 왜냐하면 아무런 조치를 취하지 않는 경우 상기 드라이빙 PMOS의 문턱전압에 의해  $\mu$ LED의 그레이스케일은  $\pm 15\%$ 의 산포(散布)를 보이게 되며, 이는  $\mu$ LED를 이용한 디스플레이의 개발과 상용화에 큰 문제가 아닐 수 없기 때문이다.
- [0010] 또한,  $\mu$ LED 픽셀 구조에 있어서, 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(On)되는 현상이 발생되고 있다. 예컨대,  $\mu$ LED 픽셀구조를 이용해 완벽한 흑색(Black)을 구현하기 어려운 문제점이 있었고, 중국적으로  $\mu$ LED 를 적용한 디스플레이 기기의 품질에도 간섭을 미치는 단점이 있었다.
- [0011] 따라서,  $\mu$ LED로 흐르는 전류를 결정하는데 있어 드라이빙 PMOS 문턱전압의 간섭을 완전히 제거할 수 있는 구조 또는 방식이 매우 긴급하게 요구되고 있다.

**발명의 내용**

**해결하려는 과제**

- [0013] 본 발명은 전술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서,  $\mu$ LED 픽셀 구조에서 드라이빙 PMOS 문턱전압의 간섭을 완벽하게 제거함으로써  $\mu$ LED의 그레이스케일을 보다 용이하게 제어할 수 있도록 하는  $\mu$ LED 픽셀 구조 제어 방법을 제공하는데 그 목적이 있다.
- [0014] 또한, 본 발명은 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(On)되는 현상을 방지하여  $\mu$ LED 및  $\mu$ LED 픽셀모듈이 완전한 흑색(Black)을 구현할 수 있는  $\mu$ LED 픽셀 구조 제어 방법을 제공하는데 또 다른 목적이 있다.
- [0015] 본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

**과제의 해결 수단**

- [0017] 상술한 종래기술의 문제점을 해결하기 위한 본 발명에 의하면, 프리 신호(PRE)에 따라 프리차지 NMOS를 온(on) 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )를 0V 로 유지시키는 프리차지(Pre-Charge) 단계; 소스 드라이버(Source Driver)에서  $\mu$ LED 픽셀에 데이터를 제공할 때, 인에이블 신호(EN)에 따라 상기 프리차지 NMOS와 인에이블 오프 PMOS를 오프(off) 시키고 인에이블 온 PMOS를 온 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )가 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ )]이 되도록 하는 데이터 인에이블(Data Enable) 단계; 및 상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS를 온 시키고 상기 인에이블 온 PMOS를 오프 시킨 후, 오프 상태로 있던 에미션 NMOS와 에미션 PMOS를 온 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )는 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED로 전류( $I_D$ )가 흐르도록 하는 에미션(Emission) 단계를 포함하는 드라이빙 PMOS 문턱전압의 간섭을 완전 제거한  $\mu$ LED 픽셀 구조 제어 방법을 제공한다.
- [0018] 본 발명에서 상기 전압변화량( $\Delta V$ )은 아래의 수학적식으로 결정되는 것이 바람직하다.

$$\Delta V = \frac{V_{LED} \times C_{CC}}{C_{ST} + C_{CC}}$$

- [0019] (이 때,  $\Delta V$ 는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량,  $V_{LED}$ 는 전원전압,  $C_{ST}$ 는 제 1커패시터,  $C_{CC}$ 는 제 2커패시터에 해당됨).
- [0020] 본 발명은 상기 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )과 상기 드라이빙 PMOS의 문턱전압( $V_{TH}$ )과 같은 값을 갖도록 제1 커패시터( $C_{ST}$ )와 제2 커패시터( $C_{CC}$ )의 커패시턴스(Capacitance) 비율을 각각 조정하여 적용하는 것이 바람직하다.
- [0022] 본 발명에서 상기 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )은, [전원전압( $V_{LED}$ ) - 데이터값 + 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) - 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )] 이 되는 것이 바람직하다.

[0023] 본 발명에서 상기 전류( $I_D$ )는 다음의 수학적식으로 결정되는 것이 바람직하다.

$$I_D = \frac{\mu_n C_{ox} W}{2 L} (V_{GS} - V_{TH} + \Delta V)^2$$

[0024]

[0025] (이 때,  $I_D$ 는 전류,  $\mu_n$ 은 전자 이동도(mobility),  $C_{ox}$ 는 드라이빙 PMOS 게이트의 커패시턴스,  $W$ 는 드라이빙 PMOS 게이트의 폭,  $L$ 은 드라이빙 PMOS 게이트의 길이,  $V_{GS}$ 는 드라이빙 PMOS의 게이트-소스전압,  $V_{TH}$ 는 드라이빙 PMOS의 문턱전압,  $\Delta V$ 는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량에 해당됨).

[0026] 본 발명에서 상기 인에이블 온 PMOS와 인에이블 오프 PMOS는 컨버터(Converter)를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 반대의 온 또는 오프 동작을 하도록 제어하는 것이 바람직하다.

[0027] 본 발명에서 상기 에미션 NMOS와 에미션 PMOS는 컨버터를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 동일한 온 또는 오프 동작을 하도록 제어하는 것이 바람직하다.

[0028] 본 발명은 상기 인에이블 온 PMOS는 제1 인에이블 온 PMOS 및 제2 인에이블 온 PMOS를 포함하며, 상기 제1 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 소스에 연결되도록 배치되고, 상기 제2 인에이블 온 PMOS의 소스가 상기 드라이빙 PMOS의 드레인에 연결되고, 상기 제2 인에이블 온 PMOS의 드레인은 상기 드라이빙 PMOS의 게이트에 연결되도록 배치되는 것이 바람직하다.

[0029] 본 발명에서 상기  $\mu$ LED 픽셀은 다수로 매트릭스를 이루으로써 디스플레이를 구성하며, 상기 디스플레이는, 매트릭스를 이룬  $\mu$ LED 픽셀들의 행을 스캔하는 스캔 컨트롤러(Scan Controller); 상기 스캔 컨트롤러가 스캔하는 행의 해당  $\mu$ LED 픽셀들에 데이터를 제공하는 소스 드라이버; 상기 스캔 컨트롤러와 소스 드라이버의 타이밍을 제어하는 타이밍 컨트롤러(Timing Controller); 및 직렬 주변 장치 인터페이스(Serial Peripheral Interface: SPI), 저전압 차등 시그널링(Low Voltage Differential Signaling; LVDS) 또는 RGB(Red-Green-Blue) 인터페이스 중 어느 하나 이상을 포함하는 인터페이스; 를 포함하는 DDI(Display Driver IC)에 의해 제어되는 것이 바람직하다.

### 발명의 효과

[0031] 본 발명의  $\mu$ LED 픽셀 구조 제어 방법에 의하면,  $\mu$ LED 픽셀 구조에 적용되는 NMOS와 PMOS 등의 소자 특성을 이용해  $\mu$ LED로 흐르는 전류에 드라이빙 PMOS 문턱전압의 간섭을 완벽히 제거할 수 있는 효과가 있다.

[0032] 이에 따라, 본 발명은  $\mu$ LED의 그레이스케일을 보다 완벽하게 제어할 수 있으며, 종래  $\mu$ LED의 그레이스케일이 가지던  $\pm 15\%$ 의 산포를 보다 감소시켜  $\pm 1.5\%$  이내의 산포를 갖도록 하는 효과가 있다.

[0033] 또한, 본 발명에 의하면, 드라이빙 PMOS의 문턱전압에 의해 해당 트랜지스터가 완전히 오프(Off)되지 않고 미세하게 온(ON)되는 현상을 방지하여  $\mu$ LED 및  $\mu$ LED 픽셀모듈이 완전한 흑색(Black)을 구현할 수 있는 효과가 있다.

[0034] 더불어서 본 발명은  $\mu$ LED를 이용한 디스플레이의 효율과 성능을 향상시켜 보다 저전력으로 소형화 또는 경량화가 가능한 디스플레이 장치들을 개발 및 상용화할 수 있도록 조력하는 효과가 있다.

### 도면의 간단한 설명

[0036] 도 1은 종래기술에 따른  $\mu$ LED 픽셀 구조 제어 방법의 기본적인 개념을 나타낸 예시도.

도 2는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 순서도.

도 3은 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조의 구성도.

도 4는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 프리차지 단계의 제어 모습을 나타낸 예시도.

도 5는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 프리차지 단계 시 인가되는 프리 신호를 나타낸 예시도.

도 6는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 데이터 인에이블 단계의 제어 모습을 나타낸 예시도.

도 7는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 데이터 인에이블 단계 시 인가되는 인에이블 신호를 나타낸 예시도.

도 8는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 에미션 단계의 제어모습을 나타낸 예시도.

도 9는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 에미션 단계 시 인가되는 에미션 신호를 나타낸 예시도.

도 10은 본 발명의 일실시예에 따른  $\mu$ LED 그레이스케일에 대한  $\mu$ LED 전류를 측정된 결과를 나타낸 예시도.

도 11은 본 발명의 일실시예에 따른 세 가지 그레이값에 대한 픽셀 데이터를 측정된 결과를 나타낸 예시도.

도 12는 본 발명의 일실시예에 따른 스캔 컨트롤러, 소스 드라이버, 타이밍 컨트롤러 및 직렬 주변 장치 인터페이스, 저전압 차등 시그널링 및 RGB 인터페이스를 포함하는 DDI(Display Driver IC)와,  $\mu$ LED 픽셀이 다수로 매트릭스를 이루으로써 형성되는 디스플레이의 모습을 나타낸 예시도.

### 발명을 실시하기 위한 구체적인 내용

[0037] 이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.

[0038] 먼저, 도 1은 종래기술에 따른  $\mu$ LED 픽셀 구조 제어 방법의 기본적인 개념을 나타낸 예시도이다.

[0039]  $\mu$ LED 픽셀들이 다수로 매트릭스를 형성함으로써 디스플레이를 구성하게 되는데, 도 1은 하나의  $\mu$ LED 픽셀 구조의 개념을 나타낸 것으로,  $\mu$ LED 픽셀들의 행을 스캔하는 스캔 컨트롤러(110)에 의한 스캔 데이터와, 해당  $\mu$ LED 픽셀들에 데이터를 제공하는 소스 드라이버(120)에 의한 소스 데이터가 타이밍 컨트롤러(130)의 타이밍 제어에 의해  $\mu$ LED 픽셀에 제공된다.

[0040] 이 때 드라이빙 PMOS(Driving P-channel Metal Oxide Semiconductor)(100)의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED(40)로 흐르는 전류가 결정되는데, 상기 전류의 크기는 아래의 수학적 식 1과 같다.

### 수학적 식 1

$$I_D = \frac{\mu_n C_{ox} \cdot W}{2 \cdot L} (V_{GS} - V_{TH})^2$$

[0041]

[0042] 상기 수학적 식 1에서,  $I_D$ 는 전류,  $\mu_n$ 은 전자 이동도(mobility),  $C_{ox}$ 는 드라이빙 PMOS 게이트의 커패시턴스(Capacitance),  $W$ 는 드라이빙 PMOS 게이트의 폭,  $L$ 은 드라이빙 PMOS 게이트의 길이,  $V_{GS}$ 는 드라이빙 PMOS의 게이트-소스전압,  $V_{TH}$ 는 드라이빙 PMOS의 문턱전압에 해당한다.

[0043] 위의 수학적 식 1로 표현될 수 있는 전류( $I_D$ )의 크기는, 해당  $\mu$ LED의 그레이스케일(Grayscale)을 결정하는데, 상기 전류는 다양한 파라미터들에 의해 결정되고 대부분은 공정 과정에서 쉽게 제어가 가능하지만, 드라이빙 PMOS(100)의 문턱전압(Threshold Voltage;  $V_{TH}$ )은 현재의 공정 기술로는 제어하기가 어려워 별다른 조치를 취하지 않을 경우  $\mu$ LED의 그레이스케일은  $\pm 15\%$  정도의 산포를 보이게 되는 것이 일반적이다.

[0044] 즉, 도 1에서  $\mu$ LED(40)로 흐르는 전류( $I_D$ )는 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해 결정되는데, 위의 수학적 식 1에 의할 때, 전류( $I_D$ )는 드라이빙 PMOS의 문턱전압( $V_{TH}$ )의 변화의 제곱에 비례하게 되고, 이 경우 드라이빙 PMOS의  $V_{TH}$  산포에 의해 전류( $I_D$ )의 산포가 영향을 받게 된다.

- [0045] 따라서 드라이빙 PMOS의 문턱전압( $V_{TH}$ )에 대한 보상이 필요하며,  $\mu$ LED(40)로 흐르는 전류( $I_D$ )에서 드라이빙 PMOS의 문턱전압( $V_{TH}$ )의 간섭을 최소한으로 감소시킴으로써  $\mu$ LED 그레이스케일의 산포를 낮추고 이를 용이하게 제어할 수 있도록 하고, 더 나아가 드라이빙 PMOS의 문턱전압( $V_{TH}$ )의 간섭을 완전히 제거하여  $\mu$ LED를 통한 완전한 흑색 구현을 실현하기 위한 목적하에서 본 발명이 고안되었다.
- [0046] 본 발명에 의하면, 1) 프리 신호(PRE)에 따라 프리차지 NMOS(10)를 ON 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )를 0V 로 유지시키는 프리차지(Pre-Charge) 단계와,
- [0047] 2) 소스 드라이버(Source Driver)에서  $\mu$ LED 픽셀에 데이터를 제공할 때, 인에이블 신호(EN)에 따라 상기 프리차지 NMOS(10)와 인에이블 오프 PMOS(23)를 Off 시키고 인에이블 온 PMOS(20)를 ON 시킴으로써, 상기 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )가 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ )]이 되도록 하는 데이터 인에이블(Data Enable) 단계와,
- [0048] 3) 상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS(23)를 ON 시키고 상기 인에이블 온 PMOS(20)를 Off 시킨 후, Off 상태로 있던 에미션 NMOS(30)와 에미션 PMOS(31)를 ON 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )는 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )]이 되고, 이에 따른 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED(40)로 전류가 흐르도록 하는 에미션(Emission) 단계를 포함하여 형성된다.
- [0049] 이에 대한 이해를 돕기 위해, 도 2에는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법 순서도가 도시되고, 도 3에는 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조를 나타낸 구성도가 도시되며, 도 2 내지 도 3을 참조하여 본 발명을 구성하는 각각의 단계들을 설명하면 다음과 같다.
- [0050] 먼저 본 발명은 도 4에 도시된 것과 같이 프리 신호(PRE)에 따라 프리차지 NMOS(10)를 ON 시킴으로써, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )를 0V 로 유지시키는 프리차지 단계가 수행된다(s10).
- [0051] 이 때에는 인에이블 온 PMOS(20), 에미션 NMOS(30), 에미션 PMOS(31)는 모두 Off 상태에 놓이며, 인에이블 오프 PMOS(23)만 ON 상태가 되며, 이는  $\mu$ LED(40) 방향으로 원치 않는 전류가 무단으로 흐르는 것을 방지하고, 제1 인에이블 온 PMOS(21) 및 제2 인에이블 온 PMOS(22)로 연결되는 라인을 통해 데이터 값을 입력받기 위한 전초 단계라 할 수 있다.
- [0052] 그러므로, 프리차지 단계에서는 프리차지 NMOS(10)가 ON 상태에 놓여 드라이빙 PMOS(100)의 게이트에서 상기 프리차지 NMOS 방향으로 전류가 흐르게 됨으로써 상기 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )가 0V 로 유지되게 된다( $V_{BIAS} = 0$ ).
- [0053] 이후, 소스 드라이버에서  $\mu$ LED 픽셀에 데이터를 제공할 때 상기 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )가 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ )]이 되도록 하는 데이터 인에이블 단계가 진행된다(s20).
- [0054] 상기 데이터 인에이블 단계는 프리차지 단계 이후,  $\mu$ LED 픽셀을 초기화하여 데이터 입력을 받을 준비를 완료하는 단계로서, 도 7에 도시된 것과 같은 인에이블(EN) 신호에 따라 상기 프리차지 단계에서 ON 상태에 놓여있던 프리차지 NMOS(10)와 인에이블 오프 PMOS(23)를 Off 상태에 놓이도록 하고, 이와 동시에 인에이블 온 PMOS(20)를 ON 상태에 놓음으로써 드라이빙 PMOS(100)의 게이트 바이어스( $V_{BIAS}$ )가 [데이터값 -  $V_{TH}$ ] 만큼의 전하가 충전되도록 한다.
- [0055] 도 6을 참조하여 보다 자세히 설명하면, 상기 인에이블 온 PMOS(20)는 제1 인에이블 온 PMOS(21) 및 제2 인에이블 온 PMOS(22)를 포함하며, 상기 제1 인에이블 온 PMOS는 드레인이 드라이빙 PMOS(100)의 소스에 연결되도록 배치됨과 동시에 상기 제2 인에이블 온 PMOS는 소스가 드라이빙 PMOS의 드레인에 연결되고, 제2 인에이블 온 PMOS의 드레인이 드라이빙 PMOS의 게이트에 연결되도록 배치되도록 구성한다.
- [0056] 이와 같은 경우, 제1 인에이블 온 PMOS(21)에서 제2 인에이블 온 PMOS(22)로 전류가 흐르고, 결과적으로 드라이빙 PMOS의 게이트에는 소스 드라이버에서 입력한 데이터값에서 드라이빙 PMOS의 문턱전압을 뺀 값(데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ ))만큼의 전압이 충전되게 된다( $V_{BIAS} = DATA - V_{TH}$ ).

[0057] 따라서, 데이터 인에이블 단계에서 충전된 드라이빙 PMOS(100)의 게이트 바이어스( $V_{BIAS}$ )를 이용하여 후술할 에미션 단계에서  $\mu$ LED로 전류( $I_D$ )를 구동시키게 되며, 이로써  $\mu$ LED(40)의 발광준비가 완료되었다고 할 수 있다.

[0058] 여기에서 상기 인에이블 온 PMOS(20)와 인에이블 오프 PMOS(23)에는 각각의 게이트에 컨버터(Converter)를 이용하여 서로 반대되는 전압을 제공함으로써 ON 또는 Off 동작을 서로 반대로 수행하도록 하는 것이 바람직하다.

[0059] 도 8에 본 발명의 일실시예에 따른  $\mu$ LED 픽셀 구조 제어 방법의 에미션 단계를 나타낸 예시도가 도시되며, 마지막 단계인 드라이빙 PMOS(100)에 충전된 게이트-소스전압( $V_{GS}$ )에 따라  $\mu$ LED(40)로 전류가 흐르는 에미션 단계가 수행된다(s30).

[0060] 상기 에미션 단계는 도 9에 도시된 것처럼 상기 인에이블 신호(EN)와 논-오버랩(non-overlap) 구간을 두는 에미션 신호(EMM)에 따라 상기 인에이블 오프 PMOS(23)를 ON 시키고 상기 인에이블 온 PMOS(20)를 Off 시킴과 동시에, Off 상태로 있던 에미션 NMOS(30)와 에미션 PMOS(31)를 ON 시킴으로써 이루어지며, 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED(40)로 전류( $I_D$ )가 흐르게 된다.

[0061] 도 8을 참조할 때, 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )는 [데이터값 - 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) + 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )]이 된다( $V_{BIAS} = DATA - V_{TH} + \Delta V$ ).

[0062] 여기서, 상기 전압변화량( $\Delta V$ )은 아래의 수학적 식 2으로 결정되게 된다.

**수학적 식 2**

$$\Delta V = \frac{V_{LED} \times C_{CC}}{C_{ST} + C_{CC}}$$

[0063]

[0064] 이 때, 상기  $\Delta V$ 는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량,  $V_{LED}$ 는 전원전압,  $C_{ST}$ 는 제 1커패시터,  $C_{CC}$ 는 제 2커패시터에 해당된다.

[0065] 따라서, 에미션 단계에서 상기 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )은, [전원전압( $V_{LED}$ ) - 데이터값 + 드라이빙 PMOS의 게이트 바이어스( $V_{BIAS}$ )]가 되므로 결국, [전원전압( $V_{LED}$ ) - 데이터값 + 드라이빙 PMOS의 문턱전압( $V_{TH}$ ) - 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )] 이 된다( $V_{GS} = V_{LED} - DATA + V_{TH} - \Delta V$ ).

[0066] 한편, 상기 에미션 단계에서 드라이빙 PMOS의 게이트-소스전압( $V_{GS}$ )에 의해  $\mu$ LED(40)로 전류( $I_D$ )는 하기의 수학적 식 3으로 결정될 수 있다.

**수학적 식 3**

$$I_D = \frac{\mu_n C_{ox}}{2} \cdot \frac{W}{L} (V_{GS} - V_{TH} + \Delta V)^2$$

[0067]

[0069] 상기 수학적 식 3에서  $I_D$ 는 전류,  $\mu_n$ 은 전자 이동도(mobility),  $C_{ox}$ 는 드라이빙 PMOS 게이트의 커패시턴스,  $W$ 는 드라이빙 PMOS 게이트의 폭,  $L$ 은 드라이빙 PMOS 게이트의 길이,  $V_{GS}$ 는 드라이빙 PMOS의 게이트-소스전압,  $V_{TH}$ 는 드

라이빙 PMOS의 문턱전압,  $\Delta V$ 는 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량에 해당된다.

[0070] 즉, 전술한 바대로, 드라이빙 PMOS의 문턱전압( $V_{TH}$ )의 산포에 의해  $\mu$ LED(40)로 전류( $I_D$ )의 산포가 영향을 받게 되는데, 전류( $I_D$ )는  $V_{TH}$  변화의 제공에 비례하는 영향을 받게 된다.

[0071] 따라서, 본 발명에서는 상기 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )과 상기 드라이빙 PMOS의 문턱전압( $V_{TH}$ )과 같은 값을 갖도록 하여  $V_{TH}$ 의 영향 자체를 완전히 제거할 수 있다. 즉, 상기 수학적 2에 따라 제1 커패시터( $C_{ST}$ )와 제2 커패시터( $C_{CC}$ )의 커패시턴스(Capacitance) 비율을 각각 조정하여 상기 전압변화량( $\Delta V$ )이 드라이빙 PMOS의 문턱전압( $V_{TH}$ )과 동일한 값을 갖게 하여 드라이빙 PMOS의 문턱전압( $V_{TH}$ )의 영향을 제거할 수 있는 장점이 있다.

[0072] 이와 같이, 상기 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )에 의한 전압변화량( $\Delta V$ )과 상기 드라이빙 PMOS의 문턱전압( $V_{TH}$ )이 동일한 값을 갖는 경우에  $\mu$ LED(40)로 전류( $I_D$ )의 크기는 아래의 수학적 4와 같다.

**수학적 4**

$$I_D = \frac{\mu_n C_{ox} \cdot W}{2 L} V_{GS}^2$$

[0073]

[0074] 즉, 제1 커패시터( $C_{ST}$ )와 제2 커패시터( $C_{CC}$ )의 커패시턴스 비율을 각각 조정하여 상기 전압변화량( $\Delta V$ )이 드라이빙 PMOS의 문턱전압( $V_{TH}$ )과 동일한 값을 갖게 되면, 상기 전류( $I_D$ )에 대한 드라이빙 PMOS의 문턱전압( $V_{TH}$ )의 간섭은 완전히 제거되게 된다.

[0075] 예컨대, 단순히 드라이빙 PMOS의 문턱전압( $V_{TH}$ )를 보상하기 위해 ' $V_{BIAS} = DATA - V_{TH}$ '로만 형성하도록 하면, 이 경우,  $\mu$ LED(40)가 흑색(Black)을 표현하기 위해서는  $V_{BIAS}$ 를 게이트로 하는 P형 트랜지스터가 완전히 Off되어야 하는데, ' $V_{BIAS} = DATA - V_{TH}$ '가 되면 미세하게  $\mu$ LED(40) 또는  $\mu$ LED 모듈이 ON되어 완벽한 흑색(Black)을 표현하기 어려운 문제점이 있었다.

[0076] 그러므로, 본 발명과 같이  $\mu$ LED(40)를 발광하는 시점, 즉 에미션 신호(EMM)이 하이(high)가 되는 시점에서 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )를 통해 ' $V_{BIAS} = DATA - V_{TH} + \Delta V$ '로 형성하고, 제1 커패시터( $C_{ST}$ ) 및 제2 커패시터( $C_{CC}$ )의 커패시턴스 비율 조정을 통해 ' $V_{TH} = \Delta V$ '가 되게 함으로써, P형 트랜지스터 또는 PMOS가 완전히 Off되도록 보장하여 완벽한 흑색(black) 표현이 구현될 수 있다.

[0077] 한편, 앞의 데이터 인에이블 단계와 같은 원리로, 에미션 단계에서는 상기 에미션 NMOS(30)와 에미션 PMOS(31)에는 컨버터를 이용해 각각의 게이트에 반대되는 전압을 제공함으로써 서로 동일한 ON 또는 Off 동작을 하도록 제어할 수 있다.

[0078] 한편, 도 9에 도시된 것처럼 에미션 신호(EMM)는 인에이블 신호(EN)와 non-오버랩(non-overlap) 구간을 갖도록 형성되어 입력되는데, 인에이블 오프 PMOS(23)는 미리 ON 시키고, 제1 인에이블 온 PMOS(21) 및 제2 인에이블 온 PMOS(22)는 미리 Off 시킨 후, non-overlap 구간을 두고 에미션 신호(EMM)를 통해 전류를 출력시킴으로써 전류가 출력되는 공통 노드에서의 전류 경로 오류가 발생하지 않도록 기능한다. 또한, 에미션 신호(EMM)의 high 구간(발광 구간)을 제어함으로써 출력 단계의 전류 발광 시간을 별도로 제어 가능하며, 종국적으로는  $\mu$ LED 모듈의 전체적인 밝기를 제어할 수 있다.

[0079] 위와 같은 단계들로 구성된 본 발명의 결과를 보이기 위해, 도 10에는 본 발명의 일실시예에 따른  $\mu$ LED 그레이스케일에 대한  $\mu$ LED 전류를 측정된 결과를 나타낸 예시도가 도시되고, 도 11에는 본 발명의 일실시예에 따른 세 가지 그레이값에 대한 픽셀 데이터를 측정된 결과를 나타낸 예시도가 도시된다.



$V_{GS}$ : 드라이빙 PMOS의 게이트-소스전압     $V_{TH}$ : 드라이빙 PMOS의 문턱전압

$V_{BIAS}$ : 드라이빙 PMOS의 게이트 바이어스     $V_{LED}$ : 전원전압

$C_{ST}$ : 제 1커패시터     $C_{CC}$ : 제 2커패시터


PRE: 프리 신호    EN: 인에이블 신호

EMM: 에미션 신호


$\Delta V$ : 드라이빙 PMOS의 게이트 노드에 연결되는 제1 커패시터 및 제2 커패시터에 의한 전압변화량

**도면**


**도면1**




**도면2**




도면3




도면4




도면5




도면6




도면7




도면8



도면9




도면10




도면11

LED Current Uniformity



도면12



专利名称(译)	微型LED像素结构控制方法，完美消除驱动PMOS的阈值电压		
公开(公告)号	<a href="#">KR1020200029706A</a>	公开(公告)日	2020-03-19
申请号	KR1020180108057	申请日	2018-09-11
[标]申请(专利权)人(译)	SILICONINSIDE		
申请(专利权)人(译)	(株) 硅内幕		
[标]发明人	김진혁 김종선		
发明人	김진혁 김종선		
IPC分类号	G09G3/32		
CPC分类号	G09G3/32 G09G2300/043 G09G2310/0248 G09G2310/027 G09G2320/0238		
代理人(译)	Gimgyeongsu		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

本发明涉及一种用于控制μLED像素结构的方法,并且更具体地,涉及一种用于控制μLED像素结构以更容易地控制μLED的灰度的方法。完全消除了驱动PMOS阈值电压的干扰的方法包括预充电步骤,数据使能步骤和发射步骤。

